<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="zh-Hant-TW">
	<id>https://wiki.zh-tw.ima.org.tw/w/index.php?action=history&amp;feed=atom&amp;title=POWER5</id>
	<title>POWER5 - 修訂紀錄</title>
	<link rel="self" type="application/atom+xml" href="https://wiki.zh-tw.ima.org.tw/w/index.php?action=history&amp;feed=atom&amp;title=POWER5"/>
	<link rel="alternate" type="text/html" href="https://wiki.zh-tw.ima.org.tw/w/index.php?title=POWER5&amp;action=history"/>
	<updated>2026-07-07T13:19:32Z</updated>
	<subtitle>本 wiki 上此頁面的修訂紀錄</subtitle>
	<generator>MediaWiki 1.43.1</generator>
	<entry>
		<id>https://wiki.zh-tw.ima.org.tw/w/index.php?title=POWER5&amp;diff=20313&amp;oldid=prev</id>
		<title>TaiwanTonguesApiRobot：​從 JSON 檔案批量匯入</title>
		<link rel="alternate" type="text/html" href="https://wiki.zh-tw.ima.org.tw/w/index.php?title=POWER5&amp;diff=20313&amp;oldid=prev"/>
		<updated>2025-09-25T13:13:07Z</updated>

		<summary type="html">&lt;p&gt;從 JSON 檔案批量匯入&lt;/p&gt;
&lt;p&gt;&lt;b&gt;新頁面&lt;/b&gt;&lt;/p&gt;&lt;div&gt;POWER5 是由 IBM 開發與製造的一款微處理器，為 POWER4 的改良版本。其主要改進之處在於支援同步多執行緒（SMT）以及內建於晶粒的記憶體控制器。POWER5 是一款雙核心微處理器，每個核心支援一個實體執行緒和兩個邏輯執行緒，總計為兩個實體執行緒和四個邏輯執行緒。&lt;br /&gt;
&lt;br /&gt;
== 歷史 ==&lt;br /&gt;
&lt;br /&gt;
該款微處理器的技術細節首次於 2003 年的 Hot Chips 研討會上發表。一份更完整的說明則於 2003 年 10 月 14 日在微處理器論壇上公布。POWER5 並未公開販售，僅由 IBM 及其合作夥伴獨家使用。採用此款微處理器的系統於 2004 年推出。POWER5 在高階企業級伺服器市場中，主要與英特爾 Itanium 2 競爭，其次是昇陽電腦的 UltraSPARC IV 和富士通的 SPARC64 V。它在 2005 年被其改良版本 POWER5+ 所取代。&lt;br /&gt;
&lt;br /&gt;
== 描述 ==&lt;br /&gt;
POWER5 是 POWER4 的進一步發展。為加入雙向多執行緒，必須複製返回堆疊、程式計數器、指令緩衝區、群組完成單元以及儲存佇列，以便每個執行緒都擁有其專屬的副本。大多數資源，如暫存器檔案和執行單元，是共享的，但每個執行緒仍擁有其專屬的暫存器組。POWER5 實作了同步多執行緒（SMT），可同時執行兩個執行緒。POWER5 可停用 SMT，以針對當前工作負載進行最佳化。&lt;br /&gt;
&lt;br /&gt;
由於許多資源（如暫存器檔案）由兩個執行緒共享，為了彌補效能損失，這些資源的容量在許多情況下都獲得了提升。整數與浮點數暫存器的數量各自增加到 120 個，而 POWER4 中則分別為 80 個整數暫存器和 72 個浮點數暫存器。浮點數發佈佇列的容量也從 20 個條目增加到 24 個。L2 統一快取的容量增加到 1.875 MB，集合關聯性提升至 10 路。統一 L3 快取被整合至封裝中，而非位於外部的獨立晶片上。其容量增加到 36 MB。與 POWER4 相同，此快取由兩個核心共享。快取是透過兩條以核心一半頻率運作的單向 128 位元匯流排存取。&lt;br /&gt;
&lt;br /&gt;
晶粒內建的記憶體控制器支援高達 64 GB 的 DDR 與 DDR2 記憶體。它使用高頻串列匯流排與外部緩衝器通訊，這些緩衝器負責將雙列直插式記憶體模組（DIMM）連接至微處理器。&lt;br /&gt;
&lt;br /&gt;
POWER5 包含 2.76 億個電晶體，晶粒面積為 389 mm2。它由 IBM 以 0.13 微米絕緣層上覆矽（SOI）互補式金屬氧化物半導體（CMOS）製程製造，並具備八層銅互連層。POWER5 晶粒被封裝於雙晶片模組（DCM）或多晶片模組（MCM）中。DCM 包含一個 POWER5 晶粒及其相關的 L3 快取晶粒。MCM 則包含四個 POWER5 晶粒和四個 L3 快取晶粒（每個 POWER5 晶粒對應一個），尺寸為 95 mm x 95 mm。&lt;br /&gt;
&lt;br /&gt;
在高階系統中，透過一項名為 ViVA（虛擬向量架構）的技術，可以將數個 POWER5 處理器耦合在一起，作為單一向量處理器運作。&lt;br /&gt;
&lt;br /&gt;
== POWER5+ ==&lt;br /&gt;
&lt;br /&gt;
POWER5+ 是 POWER5 的改良版本，於 2005 年 10 月 4 日推出。初期的改進在於功耗更低，這得益於其採用的更新製程。POWER5+ 晶片使用 90 奈米製造製程。這使得晶粒尺寸從 389 mm2 縮小至 243 mm2。&lt;br /&gt;
&lt;br /&gt;
推出時的時脈頻率並未提升，維持在 1.5 至 1.9 GHz 之間。2006 年 2 月 14 日，新版本將時脈頻率提升至 2.2 GHz，並於 2006 年 7 月 25 日進一步提升至 2.3 GHz。&lt;br /&gt;
&lt;br /&gt;
POWER5+ 採用與先前 POWER5 微處理器相同的封裝，但亦提供四晶片模組（QCM）版本，其中包含兩個 POWER5+ 晶粒和兩個 L3 快取晶粒（每個 POWER5+ 晶粒對應一個）。這些 QCM 晶片的時脈頻率介於 1.5 至 1.8 GHz 之間。&lt;br /&gt;
&lt;br /&gt;
== 產品 ==&lt;br /&gt;
IBM 在其 System p 與 System i 伺服器系列、DS8000 儲存伺服器，以及高階 Infoprint 印表機中作為嵌入式微處理器使用 DCM 和 MCM POWER5 微處理器。DCM POWER5 微處理器被 IBM 用於其高階 IntelliStation POWER 285 工作站。POWER5 微處理器的第三方使用者包括 Groupe Bull，用於其 Escala 伺服器；以及日立，用於其 SR11000 電腦，該電腦最高可搭載 128 顆 POWER5+ 微處理器，其數個安裝案例被列入 2007 年的 TOP500 超級電腦排行榜。IBM 在其 System p5 510Q、520Q、550Q 及 560Q 伺服器中使用 POWER5+ QCM。&lt;br /&gt;
&lt;br /&gt;
== 註解 ==&lt;br /&gt;
&lt;br /&gt;
== 參見 ==&lt;br /&gt;
* IBM System p&lt;br /&gt;
* IBM Power 微處理器&lt;br /&gt;
* PowerPC&lt;br /&gt;
* POWER6&lt;br /&gt;
&lt;br /&gt;
==參考資料==&lt;br /&gt;
&lt;br /&gt;
== 外部連結 ==&lt;br /&gt;
* Sizing up the Super Heavyweights，一篇比較與分析 POWER5 和 Montecito 的文章，解釋了從 POWER4 到 POWER5 的主要變革，並附有效能評估&lt;br /&gt;
* A High-Performance IBM Power5+ p5-575 Cluster 1600 and DDN S2A9550 Storage, Texas A&amp;amp;M University&lt;br /&gt;
&lt;br /&gt;
Category:IBM 微處理器&lt;br /&gt;
Category:PowerPC 微處理器&lt;br /&gt;
Category:64 位元微處理器&lt;br /&gt;
&lt;br /&gt;
[[分類: 待校正]]&lt;/div&gt;</summary>
		<author><name>TaiwanTonguesApiRobot</name></author>
	</entry>
</feed>